Le 8 septembre, le fabricant néerlandais de machines de lithographie ASML et le fondeur taïwanais TSMC ont lancé une initiative industrielle commune pour faire passer les masques de photolithographie de 6 à 12 pouces de côté. L’annonce, technique en apparence, porte sur l’un des objets les plus critiques de l’industrie : la plaque qui porte le motif des circuits et que la lumière projette sur le silicium. TSMC prévoit une ligne pilote de ces nouveaux masques en 2031 et des machines adaptées en 2033. Ce calendrier à sept ans dit beaucoup de la complexité d’une chaîne de fabrication que ce guide propose de parcourir, de la silice au boîtier.
I. Du sable au lingot
Tout commence par la silice, l’oxyde de silicium du quartz. Réduite au four, elle donne un silicium dit métallurgique, pur à environ 98 %, très insuffisant pour l’électronique. Le procédé Siemens le purifie en le transformant en un composé gazeux, le trichlorosilane, puis en le redéposant sur des barreaux chauffés vers 1 150 °C : les impuretés tombent sous une partie par milliard.
Ce polysilicium est ensuite fondu, puis un petit cristal-germe est plongé dans le bain et lentement remonté en tournant : c’est la méthode de Czochralski. Il en sort un lingot cylindrique formé d’un seul cristal, éventuellement dopé au bore ou au phosphore pour régler ses propriétés électriques. La pureté atteint 99,9999999 %, ce que l’industrie appelle « neuf neuf ».
II. La tranche, support de tout
Le lingot est découpé en tranches, ou plaquettes, polies jusqu’à une planéité quasi parfaite. Le format standard des usines avancées mesure 300 millimètres de diamètre pour 775 micromètres d’épaisseur et environ 125 grammes. Une telle plaquette peut accueillir de l’ordre de 640 puces de 100 mm², la taille d’une puce de smartphone. Chacune des étapes suivantes s’applique à la plaquette entière, avant toute découpe.
III. La boucle de fabrication
Le cœur du processus, appelé front-end, se déroule en salle blanche, où l’air contient moins de particules qu’un bloc opératoire : aucune poussière de 0,5 micromètre n’y est tolérée, quand l’air d’une ville en compte des dizaines de millions par mètre cube. On y répète une même boucle :
- déposer une couche de matériau, isolant, semi-conducteur ou métal ;
- l’enduire d’une résine photosensible ;
- exposer cette résine à travers un masque, c’est la lithographie ;
- graver les zones découvertes ;
- modifier localement le silicium par implantation d’ions, puis le recuire.
Selon une étude de 2021 du cabinet BCG pour l’association industrielle américaine SIA, ces opérations sont répétées des centaines de fois : une puce passe par 400 à 1 400 étapes selon sa complexité, en environ douze semaines, et jusqu’à quatorze à vingt semaines pour les procédés les plus avancés. Les dernières couches forment les interconnexions, un réseau de fils de cuivre superposés qui relie les milliards de transistors entre eux.
IV. La lithographie, étape reine
La finesse des motifs dépend de la longueur d’onde de la lumière utilisée. Les machines les plus avancées, dites EUV pour extreme ultraviolet, travaillent à 13,5 nanomètres. Cette lumière n’existe pas à l’état naturel sur Terre : un laser au dioxyde de carbone frappe jusqu’à 50 000 gouttelettes d’étain par seconde, produisant un plasma qui l’émet. Comme elle est absorbée par presque toutes les matières, y compris l’air, elle est guidée sous vide par des miroirs multicouches et non par des lentilles.
La résolution dépend aussi de l’ouverture numérique, qui mesure l’angle sous lequel l’optique collecte la lumière. Les machines EUV actuelles, à 0,33, dessinent des motifs de 13 nanomètres ; la génération High-NA, à 0,55, descend à 8 nanomètres. Mais sa conception réduit la surface imprimée à chaque exposition, ce qui oblige à raccorder plusieurs images pour les plus grandes puces. Les masques de 12 pouces annoncés en septembre doivent lever cette contrainte et améliorer la productivité. ASML est le seul fournisseur mondial de machines EUV, qui intègrent les composants de plus de 5 000 fournisseurs. En 2021, l’étude SIA-BCG estimait le prix d’une telle machine à environ 150 millions de dollars ; une usine avancée en utilise plusieurs.
Le masque lui-même est un objet d’exception. L’optique réduit son motif d’un facteur quatre en le projetant sur la plaquette : toute imperfection y est donc reproduite sur chaque puce. Passer à des masques plus grands suppose de renouveler l’infrastructure qui les fabrique et les inspecte, ce qui explique en partie l’horizon de 2031 retenu par TSMC.
V. Du test au boîtier
Une fois la plaquette achevée, chaque puce est testée à l’aide de fines pointes électriques, puis la plaquette est découpée. C’est le back-end. Chaque puce est ensuite placée dans un boîtier qui la protège et la connecte au circuit imprimé. Cette étape longtemps jugée secondaire est devenue stratégique avec l’encapsulation avancée, qui assemble plusieurs puces sur une même base. Le procédé CoWoS de TSMC réunit ainsi un processeur d’IA et des piles de mémoire à haute bande passante, ce qui explique la tension actuelle sur le marché de la mémoire.
VI. Une chaîne mondiale et concentrée
L’étude SIA-BCG décrit un parcours type : silice extraite aux États-Unis, lingot produit au Japon, tranches découpées en Corée, puces fabriquées à Taïwan, mises en boîtier en Malaisie, assemblées dans un téléphone en Chine. Elle recensait plus de cinquante maillons où une seule région détient au moins 65 % de l’offre mondiale. Quelques exemples :
- TSMC réalisait 72,5 % du chiffre d’affaires mondial de la fonderie au deuxième trimestre 2026, selon TrendForce ;
- le Japon fournissait, en 2021, environ 90 % des résines photosensibles ;
- la Chine assure 99 % de la production primaire de gallium, métal utilisé dans certains semi-conducteurs, selon l’Institut d’études géologiques des États-Unis (USGS).
L’association SIA milite pour le soutien public à l’industrie américaine, ce qui invite à lire ces chiffres comme un plaidoyer documenté plutôt que comme une mesure neutre. Ils éclairent néanmoins l’effort européen, analysé dans notre dossier sur le Chips Act 2.0.
VII. Ce qu’il faut surveiller
- Le 15 octobre : résultats trimestriels de TSMC, et la part du procédé 2 nanomètres dans ses ventes, de 3 % au deuxième trimestre.
- Novembre 2026 : l’échéance de la suspension, décidée par Pékin en novembre 2025 pour un an, de son interdiction d’exporter du gallium vers les États-Unis.
- 2030 : l’entrée de la lithographie High-NA en production de masse chez TSMC.
- 2031 et 2033 : la ligne pilote de masques de 12 pouces, puis les premières machines adaptées.
Sources
- TSMC, communiqué sur les masques de 12 pouces avec ASML (8 septembre 2026)
- ASML, systèmes de lithographie EUV
- SIA et BCG, « Strengthening the Global Semiconductor Supply Chain » (2021)
- TrendForce, classement des fondeurs au deuxième trimestre 2026
- USGS, Mineral Commodity Summaries 2026 : gallium
- TSMC, résultats du deuxième trimestre 2026
Cet article a été préparé avec l’assistance d’une intelligence artificielle, à partir des sources citées.
Réactions